示例涉及时间到数字转换。具体地，示例涉及时间到数字转换器、数字锁相环、用于操作时间到数字转换器的方法和用于数字锁相环的方法。
背景技术：
数字锁相环(digital phase-locked loop，DPLL)提供了对于模拟锁相环的一种低功率且小面积的替换。在DPLL中，本地振荡器与参考时钟之间的相位偏移被时间到数字转换器(time-to-digital convertor，TDC)量化。测量到的相位随后被与要求的相位相比较并且结果被用于校正本地振荡器频率。
随机闪型TDC(stochastic-flash-TDC)由延迟线和多组触发器(flip-flop，FF)构成，其中每一组基于单个延迟元件的输出对本地振荡器采样。失配和过程差异提供了采样套组内的采样延迟的随机散布。此设置有助于高分辨率相位量化，其代价是较高的平均和峰值电流消耗(由于在相对较窄的时间窗口中对多个FF的切换)。后者不利地影响系统中的其他组件，例如通过在采样频率下引起各种信号的周期性调制——称为“毛刺”(spur)。
TDC采样可例如在要求的信号带宽内(例如，根据通信标准)产生毛刺，这引起整体系统性能的劣化。
因此，可能想要一种改进的时间到数字转换技术。
附图说明
接下来将参考附图仅作为示例描述装置和/或方法的一些示例，在附图中：
图1图示了TDC的示例；
图2图示了TDC的另一示例；
图3图示了DPLL的示例；
图4图示了DPLL的频谱的示例；
图5图示了包括TDC的移动设备的示例；
图6图示了用于操作TDC的方法的示例的流程图；并且
图7图示了用于DPLL的方法的示例的流程图。
具体实施方式
现在将参考图示出一些示例的附图更充分描述各种示例。在附图中，为了清晰起见可夸大线条、层和/或区域的粗细。
因此，虽然另外的示例能够有各种修改和替换形式，但其一些特定示例在附图中被示出并且随后将被详细描述。然而，此详细描述并不会将另外的示例限制到描述的特定形式。另外的示例可覆盖落在本公开的范围内的所有修改、等同和替换。相似的标号在对附图的描述中始终指代相似或类似的元素，它们当与彼此相比较时可被相同地或以修改的形式实现，同时提供相同或类似的功能。
要理解，当称一元素“连接”或“耦合”到另一元素时，这些元素可直接地或者经由一个或多个居间的元素连接或耦合。如果利用“或”来组合两个元素A和B，则要理解这是要公开所有可能的组合，即仅A、仅B以及A和B。对于相同组合的替换措辞是“A和B中的至少一者”。这同样适用于多于2个元素的组合。
本文为了描述特定示例使用的术语并不意图限制另外的示例。每当使用诸如“一”和“该”之类的单数形式并且只使用单个元素既没有明确地也没有隐含地被定义为强制性的时，另外的示例也可使用多个元素来实现相同的功能。类似地，当一功能随后被描述为利用多个元素来实现时，另外的示例可利用单个元素或处理实体实现相同的功能。还要理解，术语“包括”和/或“包含”当被使用时指明了所记述的特征、整数、步骤、操作、过程、动作、元素和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、过程、动作、元素、组件和/或其任何群组的存在或添加。
除非另有定义，否则所有术语(包括技术和科学术语)在本文中都是按其在示例所属的领域的普通含义来使用的。
在下文中，各种示例涉及在无线或移动通信系统中使用的设备(例如，蜂窝电话、基站)或设备的组件(例如，发送器、收发器)。移动通信系统例如可对应于以下之一：由第3代合作伙伴计划(3rd Generation Partnership Project，3GPP)标准化的移动通信系统，例如全球移动通信系统(Global System for Mobile Communications，GSM)、用于GSM演进的增强数据速率(Enhanced Data rates for GSM Evolution，EDGE)、GSM EDGE无线电接入网络(GSM EDGE Radio Access Network，GERAN)、高速封包接入(High Speed Packet Access，HSPA)、通用地面无线电接入网络(Universal Terrestrial Radio Access Network，UTRAN)或演进型UTRAN(Evolved UTRAN，E-UTRAN)、LTE或LTE高级版(LTE-Advanced，LTE-A)，或者具有不同标准的移动通信系统，例如微波接入全球互通(Worldwide Interoperability for Microwave Access，WIMAX)IEEE 802.16或无线局域网(Wireless Local Area Network，WLAN)IEEE802.11，概括而言基于时分多址接入(Time Division Multiple Access，TDMA)、频分多址接入(Frequency Division Multiple Access，FDMA)、正交频分多址接入(Orthogonal Frequency Division Multiple Access，OFDMA)、码分多址接入(Code Division Multiple Access，CDMA)的任何系统，等等。术语移动通信系统和移动通信网络可被同义地使用。
移动通信系统可包括可操作来与移动收发器传输无线电信号的多个发送点或基站收发器。在这些示例中，移动通信系统可包括移动收发器、中继站收发器和基站收发器。中继站收发器和基站收发器可由一个或多个中央单元和一个或多个远程单元组成。
移动收发器或移动设备可对应于智能电话、蜂窝电话、用户设备(User Equipment，UE)、膝上型电脑、笔记本电脑、个人计算机、个人数字助理(Personal Digital Assistant，PDA)、通用串行总线(UniversalSerial Bus，USB)棒、平板计算机、汽车，等等。移动收发器或终端根据3GPP术语也可被称为UE或用户。基站收发器可位于网络或系统的固定或静止部分中。基站收发器可对应于远程无线电头端、发送点、接入点、宏小区、小型小区、微小区、微微小区、毫微微小区、地铁小区，等等。术语小型小区可以指小于宏小区的任何小区，即微小区、微微小区、毫微微小区或地铁小区。另外，毫微微小区被认为小于微微小区，微微小区被认为小于微小区。基站收发器可以是有线网络的无线接口，其使能向UE、移动收发器或中继收发器发送和接收无线电信号。这种无线电信号可遵从例如由3GPP标准化的无线电信号或者概括而言符合一个或多个上文列出的系统的无线电信号。从而，基站收发器可对应于NodeB、eNodeB、BTS、接入点，等等。中继站收发器可对应于基站收发器和移动站收发器之间的通信路径中的中间网络节点。中继站收发器可分别将从移动收发器接收到的信号转发到基站收发器，将从基站收发器接收到的信号转发到移动站收发器。
移动通信系统可以是蜂窝的。术语小区指的是由发送点、远程单元、远程头端、远程无线电头端、基站收发器、中继收发器或NodeB、eNodeB分别提供的无线电服务的覆盖区域。术语小区和基站收发器可被同义地使用。在一些示例中，小区可对应于扇区。例如，扇区可利用扇区天线来实现，扇区天线提供用于覆盖基站收发器或远程单元周围的角状区段的特性。在一些示例中，基站收发器或远程单元例如可操作分别覆盖120°(在三个小区的情况下)、60°(在六个小区的情况下)的扇区的三个或六个小区。类似地，中继收发器可在其覆盖区域中建立一个或多个小区。移动收发器可向至少一个小区注册或与至少一个小区相关联，即，其可关联到一小区，使得可利用专用的信道、链路或连接在关联的小区的覆盖区域中在网络和移动之间交换数据。移动收发器因此可直接或间接地向中继站或基站收发器注册或与其相关联，其中间接注册或关联可通过一个或多个中继收发器。
图1图示了TDC 100。TDC 100包括延迟电路110，该延迟电路110被配置为迭代地延迟参考信号101以便生成多个延迟参考信号111-1,111-2,…,111-n。另外，TDC 100包括多个采样电路120-1,120-2,…,120-n，其中每一者被配置为基于多个延迟参考信号111-1,111-2,…,111-n之一来对振荡信号102采样。TDC 100还包括控制电路130，控制电路130被配置为基于接收到的振荡信号的相位的预测值103来解除激活多个采样电路120-1,120-2,…,120-n中的至少一者。
TDC 100可允许选择性地激活或解除激活多个采样电路120-1,120-2,…,120-n中的单个采样电路。由于多个采样电路120-1,120-2,…,120-n中的至少一者的解除激活是基于振荡信号的相位的预测值103的，所以TDC 100可允许只激活实际采样振荡信号102的边缘的那些采样电路。这可允许使活跃采样电路的数目最小化，而不影响相位测量的分辨率。结果，可减小TDC 100的平均电流消耗以及TDC 100的峰值电流消耗。由于可减小TDC 100的周期性电流消耗，所以可大幅减小由TDC 100引起的毛刺水平。
延迟电路110迭代地延迟参考信号101以便生成多个延迟参考信号111-1,111-2,…,111-n。例如，延迟电路110可包括迭代地延迟(接收到的)参考信号101的延迟元件(未图示)的链。因此，每个延迟元件可输出延迟的参考信号。所有的延迟元件可分别将参考信号101或延迟的参考信号延迟相同的延迟时间。
多个采样电路120-1,120-2,…,120-n在不同的采样时间对(接收到的)振荡信号102采样。多个采样电路120-1,120-2,…,120-n之一的采样时间(基本上)由延迟电路110提供给多个采样电路120-1,120-2,…,120-n之一的延迟参考信号确定。多个采样电路120-1,120-2,…,120-n可指示出振荡信号102与参考信号101的相位差。例如，多个采样电路120-1,120-2,…,120-n的输出信号可指示出振荡信号102是分别领先还是落后于延迟参考信号111-1,111-2,…,111-n。多个采样电路120-1,120-2,…,120-n的输出信号可例如被提供给进一步评估电路(未图示)，例如解码器。
控制电路130可基于振荡信号的相位的预测值103来解除激活多个采样电路120-1,120-2,…,120-n中的一个或多个。例如，控制电路130可使得多个采样电路120-1,120-2,…,120-n中的一个或多个从全面运转模式切换到部分运转模式或者非运转模式。在一些示例中，控制电路130可使得多个采样电路120-1,120-2,…,120-n中的一个或多个部分或完全降低其各自的采样能力。换言之，解除激活的采样电路可被完全解除激活，或者被部分解除激活。
振荡信号的相位的预测值103指示出振荡信号102的相位的未来值。例如，振荡信号的相位的预测值103可指示出振荡信号102在振荡信号的第二振荡周期中的预测相位，振荡信号的第二振荡周期在振荡信号102的第一振荡周期之后，TDC 100针对振荡信号102的第一振荡周期确定与参考信号101的相位差。第二振荡周期可例如紧随在第一振荡周期之后。然而，第二振荡周期可以是继第一振荡周期之后的振荡信号的任何其他未来振荡周期。振荡信号的相位的预测值103可允许只激活TDC 100的在未来振荡周期期间将会对振荡信号102的边缘采样的那些采样电路。
振荡信号的相位的预测值103可例如基于TDC 100的输出值。TDC 100的输出值指示出参考信号101与振荡信号102之间的相位差。基于TDC 100的输出值，振荡信号102的当前相位可被确定(例如，由包括TDC 100的DPLL确定)，这可充当用于计算振荡信号的相位的预测值103的基础。
在一些示例中，多个采样电路120-1,120-2,…,120-n中的至少一者可包括多个触发器电路(未图示)。多个触发器电路可被配置为接收提供给多个采样电路120-1,120-2,…,120-n之一的振荡信号102和延迟参考信号。多个触发器电路的每一者可指示出振荡信号102是领先还是落后于提供给多个采样电路120-1,120-2,…,120-n之一的延迟参考信号。用于多个触发器电路的制造过程的差异和其他原因可提供多个触发器电路内的采样延迟的随机散布。因此，TDC 100的相位分辨率可好于(例如，低于)延迟电路的延迟元件的延迟时间。也就是说，TDC 100在一些示例中可以是随机闪型TDC。
采样电路中的多个触发器电路的一部分在一些示例中可被永久激活。控制电路130于是可被进一步配置为基于振荡信号的相位的预测值103来解除激活采样电路中的多个触发器电路中的其他触发器电路。也就是说，采样电路可被控制电路130部分解除激活。这可允许采样电路对振荡信号102的粗略采样。例如，如果振荡信号的相位的预测值103指示出振荡信号102的错误未来相位，则对于多个采样电路120-1,120-2,…,120-n中的至少一者保持多个触发器电路的一部分持续被激活可允许至少粗略地确定振荡信号102与参考信号101之间的相位差。这可允许识别对于振荡信号102的错误相位预测，并且为振荡信号102校正相位预测。
在一些示例中，TDC 100可包括至少一个开关电路(未图示)，该至少一个开关电路耦合在多个采样电路120-1,120-2,…,120-n中的一个采样电路的输入节点和TDC 100的被配置为将振荡信号102提供到多个采样电路120-1,120-2,…,120-n中的该一个采样电路的节点之间。开关电路被配置为控制振荡信号102传播到多个采样电路120-1,120-2,…,120-n中的该一个采样电路。控制电路130可被配置为基于振荡信号的相位的预测值103控制开关电路阻止振荡信号102传播到多个采样电路120-1,120-2,…,120-n中的该一个采样电路。通过操作开关，可阻止振荡信号102传播到多个采样电路120-1,120-2,…,120-n中的该一个采样电路。也就是说，开关电路可用于解除激活多个采样电路120-1,120-2,…,120-n中的该一个采样电路。
例如，开关电路可控制将振荡信号102提供到采样电路中的多个触发器电路。经由开关电路阻止振荡信号102传播到多个触发器电路中的一个或多个可允许解除激活多个触发器电路中的一个或多个。
在一些示例中，多个采样电路120-1,120-2,…,120-n的每一者可包括多个触发器电路。对于多个采样电路120-1,120-2,…,120-n的每一者，多个触发器电路的第一部分可被永久激活。控制电路130可被配置为基于振荡信号的相位的预测值103对于多个采样电路120-1,120-2,…,120-n中的至少一者解除激活多个触发器电路的第二部分(例如，其他那些触发器电路)。
提出的构思因此可允许使切换的触发器的数目最小化，而不影响相位测量分辨率。这可减小周期性电流消耗并且因此大幅降低毛刺水平。此外，可减小TDC的平均功率消耗。
为了使能健壮的系统操作，触发器中的一些可被持续地使能(例如，每个延迟元件单个触发器)。这可允许对振荡信号的相位的粗略估计和防止预测机制发散。
概括而言，一些示例涉及用于时间到数字转换的装置。用于时间到数字转换的装置包括用于迭代地延迟参考信号以生成多个延迟参考信号的装置。另外，用于时间到数字转换的装置包括用于分别基于多个延迟参考信号之一对振荡信号采样的多个装置。用于时间到数字转换的装置还包括用于基于接收到的振荡信号的相位的预测值来解除激活多个采样电路中的至少一者的装置。
在一些示例中，振荡信号的相位的预测值是基于用于时间到数字转换的装置的输出值的。用于时间到数字转换的装置的输出值指示出参考信号与振荡信号之间的相位差。
用于时间到数字转换的装置可由上文或下文(例如图1)描述的TDC实现。用于迭代地延迟接收到的参考信号的装置可由上文或下文(例如，图1)描述的延迟电路实现。用于对接收到的振荡信号采样的多个装置可由上文或下文(例如，图1)描述的多个采样电路实现。用于解除激活多个采样电路中的至少一者的装置可由上文或下文(例如，图1)描述的控制电路实现。
在图2中，图示了另一TDC 200。TDC 200包括延迟电路110。延迟电路110包括三个延迟元件112、113和114。延迟元件112、113和114迭代地延迟接收到的参考信号101以便生成延迟参考信号111-1,111-2,111-3。如图2中所示，参考信号101以及延迟参考信号111-1,111-2,111-3可以是差分信号。
另外，TDC 200包括三个采样电路120-1,120-2,120-3。采样电路120-1,120-2,120-3的每一者被配置为基于延迟参考信号111-1,111-2,111-3之一对接收到的振荡信号102采样。采样电路120-1,120-2,120-3的每一者包括多个触发器电路。采样电路120-1包括触发器电路121-1,…,121-n，采样电路120-2包括触发器电路122-1,…,122-n，并且采样电路120-3包括触发器电路123-1,…,123-n。多个触发器电路接收提供给各个采样电路120-1,120-2,120-3的振荡信号102和延迟参考信号111-1、111-2或111-3。也就是说，TDC 200是随机闪型TDC。
采样电路120-1,120-2,120-3可被个别解除激活。因此，TDC 200包括开关电路140-1、140-2和140-3。开关电路140-1、140-2和140-3耦合在将振荡信号102提供给采样电路120-1,120-2,120-3的节点150(例如，缓冲器)和采样电路120-1,120-2,120-3各自的输入节点之间。开关电路140-1,140-2,140-3被配置为控制振荡信号102到采样电路120-1,120-2,120-3的传播。开关电路140-1,140-2,140-3是由TDC 200的控制电路(未图示)基于振荡信号102的相位的预测值经由控制信号131-1,131-2,131-3来控制的。
开关电路140-1,140-2,140-3允许阻止振荡信号102传播到采样电路120-1,120-2,120-3中的单个采样电路。也就是说，开关电路140-1,140-2,140-3可用于解除激活采样电路120-1,120-2,120-3中的单个采样电路。例如，如果振荡信号102的相位的预测值指示出振荡信号102的未来相位是使得采样电路120-3不会对振荡信号102的信号边缘采样，则开关电路140-3可被控制为阻止振荡信号102传播到采样电路120-3，即解除激活采样电路120-3。
如上所示，对于采样电路120-1,120-2,120-3的每一者可永久激活触发器电路的一部分。例如，在采样电路120-1中可永久激活触发器电路121-1，在采样电路120-2中可永久激活触发器电路122-1，并且在采样电路120-3中可永久激活触发器电路123-1。每个采样电路120-1,120-2,120-3中的多个触发器电路中的剩余(其他)那些可基于振荡信号102的相位的预测值被解除激活或激活。例如，开关电路140-1,140-2,140-3可被控制为分别阻止振荡信号102传播到采样电路120-1,120-2,120-3的其他触发器电路。
TDC 200因此可被理解为部分门控TDC。为了具有使能触发器电路的一部分的能力，对于每组触发器电路添加了门，其可使能或禁用该特定的一组。
在一些示例中，TDC 200还可允许预测误差恢复。通过使得触发器电路中的一些被持续使能(例如，每个延迟元件单个触发器电路)，可使能健壮的系统操作。这可确保对振荡信号102的相位的粗略估计并且防止预测机制发散。
使用根据提出的构思的一个或多个方面或者上文描述的一个或多个示例的TDC的实现方式的示例在图3中图示。图3图示了DPLL 300。
DPLL 300包括根据提出的构思的一个或多个方面或者上文描述的一个或多个示例的TDC 310。TDC 310还被配置为生成指示出参考信号301与振荡信号321之间的相位差的输出值311。振荡信号321是由DPLL 300内的受控振荡器320生成的。另外，DPLL 300包括解码器电路330，该解码器电路330被配置为基于TDC 310的输出值311计算振荡信号321的相位的当前值331。此外，DPLL 300包括处理电路340，该处理电路340被配置为基于振荡信号321的相位的当前值331计算振荡信号321的相位的预测值341。
振荡信号321的相位的预测值341可允许TDC 310选择性地激活或解除激活其多个采样电路中的单个采样电路。例如，TDC 310可只激活对振荡信号321的边缘实际采样的那些采样电路。这可允许使活跃采样电路的数目最小化，而不影响相位测量的分辨率。结果，可减小TDC 310的平均电流消耗以及TDC 310的峰值电流消耗。由于可减小TDC 310的周期性电流消耗，所以可大幅减小由TDC 310引起的毛刺水平。DPLL 300因此可允许振荡信号321的低相位噪声合成。
解码器电路330还可通过将振荡信号321的当前相位与振荡信号321的要求(希望)相位相比较来计算振荡信号321的相位误差332。
如图3中所示，DPLL 300还可包括环路滤波器350，用于基于振荡信号321的相位误差332向受控振荡器320提供控制字351。
处理电路340例如可被配置为还基于振荡信号的频率来计算振荡信号321的相位的预测值341。例如，处理电路340可基于数学上对应于以下式子的表达式来计算振荡信号321的相位的预测值341：
其中表示振荡信号321的相位的预测值，表示振荡信号321的相位的当前(测量)值，并且f表示振荡信号321的当前频率。信号的频率可被理解为相位的导数，即其中是信号的相位。该导数表示信号的相位在时间上的累积速率。由于DPLL的控制频率f是已知的并且当前相位是已知的，因此可根据式(1)预测未来(例如紧接着的)周期的相位的近似。也就是说，预测可基于关于振荡信号321的频率和当前相位的知识。
取代振荡信号321的相位的当前值，振荡信号321的相位多个历史测量值的平均值可被替换地用于计算振荡信号321的相位的预测值。振荡信号321的希望(要求)频率也可被用于取代振荡信号321的当前频率来计算振荡信号321的相位的预测值。然而，计算振荡信号321的相位的预测值不限于给定示例。
例如，在每个采样时钟中，可观察振荡信号321的当前相位并且可预测下一相位。然后，可使能相应的TDC触发器电路(围绕预期相位)。
对于每个参考时钟采样事件，振荡信号321的边缘实际上被一小部分触发器电路采样。因此，对于每个事件，可以只使能这个小群组。为了知道应当使能哪个群组，可以采用例如估计下一振荡信号相位的预测算法。预测可基于先前(测量到的)相位和希望的频率。这可允许大幅减小平均和峰值电流消耗。
提出的构思还可允许相当大的量化噪声平均，并且由于它是全数字的，所以它可不向参考时钟添加噪声。
在DPLL中使用根据提出的构思的一个或多个方面或者上文描述的一个或多个示例的TDC的效果在图4中图示。图4图示了整数参数时钟倍数(例如，n*76.8MHz)上的毛刺。
线410图示了测量到的参考时钟毛刺，如果DPLL包括在每个周期中使用8个触发器电路的传统TDC的话。线420图示了测量到的参考时钟毛刺，如果DPLL包括根据提出的构思的一个或多个方面或者上文描述的一个或多个示例的TDC的话。从图4明显可见，获得了毛刺幅值的改善(例如，在图4的示例中改善了ca.12.5dB)。
使用根据提出的构思的一个或多个方面或者上文描述的一个或多个示例的TDC的实现方式的示例在图5中图示。图5示意性图示了包括根据本文描述的示例的TDC 520的移动设备500(例如，移动电话、智能电话、平板计算机或膝上型电脑)的示例。为此，移动设备在接收路径中可具有衰减的毛刺，这可防止接收灵敏度的劣化。TDC 520可使能低相位噪声振荡信号合成以及降低的功率消耗。
在一些示例中，根据本文描述的示例的DPLL 530可包括TDC 520。DPLL 530可允许振荡信号的低相位噪声合成。
收发器540在一些示例中可包括TDC 520和/或DPLL 530。收发器540例如还可包括混合电路550，该混合电路550被配置为接收基于由DPLL 530生成的振荡信号的信号。
移动设备500的天线元件510可耦合到收发器540。
用于操作TDC的方法600的示例在图6中通过流程图图示。TDC包括被配置为迭代地延迟参考信号以生成多个延迟参考信号的延迟电路，以及多个采样电路，每个采样电路被配置为基于多个延迟参考信号之一来对振荡信号采样。方法600包括基于接收到的振荡信号的相位的预测值来解除激活602多个采样电路中的至少一者。
该方法的更多细节和方面联系提出的构思或上文描述的一个或多个示例(例如图1至4)提及。该方法可包括与提出的构思的一个或多个方面或者上文描述的一个或多个示例相对应的一个或多个附加可选特征。
用于DPLL的方法700的示例在图7中通过流程图图示。方法700包括根据提出的构思的一个或多个方面或者上文描述的一个或多个示例(例如，根据方法600)操作702TDC。另外，方法700包括生成704TDC的输出值，该输出值指示出参考信号与振荡信号之间的相位差。振荡信号是由DPLL内的受控振荡器生成的。方法700还包括基于TDC的输出值来计算706振荡信号的相位的当前值。此外，方法700包括基于振荡信号的相位的当前值来计算708振荡信号的相位的预测值。
该方法的更多细节和方面联系提出的构思或上文描述的一个或多个示例(例如图3和图4)提及。该方法可包括与提出的构思的一个或多个方面或者上文描述的一个或多个示例相对应的一个或多个附加可选特征。
本文描述的示例可被总结如下：
示例1是一种时间到数字转换器，包括：延迟电路，被配置为迭代地延迟参考信号以生成多个延迟参考信号；多个采样电路，其中每一者被配置为基于所述多个延迟参考信号之一来对振荡信号采样；以及控制电路，被配置为基于所述振荡信号的相位的预测值来解除激活所述多个采样电路中的至少一者。
在示例2中，如示例1所述的时间到数字转换器中的振荡信号的相位的预测值是基于所述时间到数字转换器的输出值的，其中所述时间到数字转换器的输出值指示出所述参考信号与所述振荡信号之间的相位差。
在示例3中，如示例2所述的时间到数字转换器中的振荡信号的相位的预测值指示出所述振荡信号在所述振荡信号的第二振荡周期中的预测相位，所述振荡信号的第二振荡周期在所述振荡信号的第一振荡周期之后，所述时间到数字转换器针对所述振荡信号的第一振荡周期确定与所述参考信号的相位差。
在示例4中，如示例1至3的任何一者所述的时间到数字转换器中的所述多个采样电路中的至少一者包括多个触发器电路。
在示例5中，如示例4所述的时间到数字转换器中的所述多个触发器电路的第一部分被永久激活，其中所述控制电路还被配置为基于所述振荡信号的相位的预测值来解除激活所述多个触发器电路的第二部分。
在示例6中，如任何在前示例所述的时间到数字转换器还包括至少一个开关电路，所述至少一个开关电路被耦合在所述多个采样电路中一者的输入节点和所述时间到数字转换器的被配置为向所述多个采样电路中所述一者提供所述振荡信号的节点之间，其中所述控制电路还被配置为基于所述振荡信号的相位的预测值来控制所述开关电路阻止所述振荡信号传播到所述多个采样电路中所述一者。
示例7是一种数字锁相环，包括：根据示例1至6的任何一者所述的时间到数字转换器，其中所述时间到数字转换器还被配置为生成指示出所述参考信号与所述振荡信号之间的相位差的输出值，并且其中所述振荡信号是由所述数字锁相环内的受控振荡器生成的；解码器电路，被配置为基于所述时间到数字转换器的输出值来计算所述振荡信号的相位的当前值；以及处理电路，被配置为基于所述振荡信号的相位的当前值来计算所述振荡信号的相位的预测值。
在示例8中，如示例7所述的数字锁相环中的所述处理电路还被配置为基于所述振荡信号的频率来计算所述振荡信号的相位的预测值。
示例9是一种收发器，包括根据示例1至6的任何一者所述的时间到数字转换器或者根据示例7或示例8所述的数字锁相环。
在示例10中，如示例9所述的收发器还包括混合电路，所述混合电路被配置为接收基于所述振荡信号的信号。
示例11是一种移动设备，包括根据示例1至6的任何一者所述的时间到数字转换器、根据示例7或示例8所述的数字锁相环或者根据示例9或示例10所述的收发器。
在示例12中，如示例11所述的移动设备还包括耦合到所述收发器的至少一个天线元件。
示例13是一种用于时间到数字转换的装置，包括：用于迭代地延迟参考信号以生成多个延迟参考信号的装置；用于分别基于所述多个延迟参考信号之一来对振荡信号采样的多个装置；以及用于基于所述振荡信号的相位的预测值来解除激活所述多个采样电路中的至少一者的装置。
在示例14中，如示例13所述的装置中的所述振荡信号的相位的预测值是基于所述用于时间到数字转换的装置的输出值的，并且其中所述用于时间到数字转换的装置的输出值指示出所述参考信号与所述振荡信号之间的相位差。
示例15是一种用于操作时间到数字转换器的方法，所述时间到数字转换器包括延迟电路和多个采样电路，所述延迟电路被配置为迭代地延迟参考信号以生成多个延迟参考信号，每个采样电路被配置为基于所述多个延迟参考信号之一来对振荡信号采样，其中所述方法包括：基于所述振荡信号的相位的预测值来解除激活所述多个采样电路中的至少一者。
在示例16中，如示例15所述的方法中的所述振荡信号的相位的预测值是基于所述时间到数字转换器的输出值的，并且其中所述时间到数字转换器的输出值指示出所述参考信号与所述振荡信号之间的相位差。
在示例17中，如示例16所述的方法中的所述振荡信号的相位的预测值指示所述振荡信号在所述振荡信号的第二振荡周期中的预测相位，所述振荡信号的第二振荡周期在所述振荡信号的第一振荡周期之后，所述时间到数字转换器针对所述振荡信号的第一振荡周期确定与所述参考信号的相位差。
在示例18中，如示例15至17的任何一者所述的方法中的所述多个采样电路中的至少一者包括多个触发器电路，其中所述多个触发器电路的第一部分被永久激活，并且其中解除激活所述多个采样电路中的至少一者包括：基于所述振荡信号的相位的预测值来解除激活所述多个触发器电路的第二部分。
在示例19中，如任何在前示例所述的方法中的所述时间到数字转换器还包括至少一个开关电路，所述至少一个开关电路被耦合在所述多个采样电路中一者的输入节点与所述时间到数字转换器的被配置为向所述多个采样电路中所述一者提供所述振荡信号的节点之间，并且其中解除激活所述多个采样电路中的至少一者包括：基于所述振荡信号的相位的预测值来控制所述开关电路阻止所述振荡信号传播到所述多个采样电路中所述一者。
示例20是一种用于数字锁相环的方法，包括：根据示例15至19的任何一者所述的方法操作时间到数字转换器；生成所述时间到数字转换器的输出值，所述输出值指示出所述参考信号与所述振荡信号之间的相位差，其中所述振荡信号是由所述数字锁相环内的受控振荡器生成的；基于所述输出值来计算所述振荡信号的相位的当前值；并且基于所述振荡信号的相位的当前值来计算所述振荡信号的相位的预测值。
在示例21中，如示例20所述的方法中的计算所述振荡信号的相位的预测值还基于所述振荡信号的频率。
示例22是一种存储有程序的计算机可读存储介质，所述程序具有程序代码，当所述程序在计算机或处理器上被执行时，所述程序代码用于执行如示例15至19的任何一者所述的方法，或者如示例20或21所述的方法。
示例23是一种具有程序代码的计算机程序，当所述计算机程序在计算机或处理器上被执行时，所述程序代码被配置为执行如示例15至19的任何一者所述的方法，或者如示例20或21所述的方法。
与先前详述的示例和附图中的一个或多个一起提及和描述的方面和特征也可与一个或多个其他示例相组合以便替代其他示例的类似特征或者向其他示例额外地引入该特征。
示例还可以是或者可涉及具有程序代码的计算机程序，当该计算机程序在计算机或处理器上被执行时，该程序代码用于执行一个或多个上述方法。各种上述方法的步骤、操作或过程可由编程的计算机或处理器来执行。示例也可覆盖程序存储设备，例如数字数据存储介质，它们是机器、处理器或计算机可读的并且编码了机器可执行、处理器可执行或计算机可执行的指令程序。指令执行或使得执行上述方法的一些或全部动作。程序存储设备可包括或者可以是例如数字存储器、诸如磁盘和磁带之类的磁存储介质、硬盘驱动器或者光可读数字数据存储介质。另外的示例还可覆盖被编程为执行上述方法的动作的计算机、处理器或控制单元或者被编程为执行上述方法的动作的(现场)可编程逻辑阵列((field)programmable logic array，(F)PLA)或者(现场)可编程门阵列((field)programmable gate array，(F)PGA)。
描述和附图只是例示了本公开的原理。此外，本文记载的所有示例大部分明确地只打算用于教学目的以帮助读者理解本公开的原理和发明人为推进现有技术而贡献的构思。本文记载本公开的原理、方面和示例以及其具体示例的所有陈述都打算涵盖其等同物。
被表示为“用于……的装置”的执行特定功能的功能块可以指被配置为执行特定功能的电路。因此，“用于某事的装置”可实现为“被配置为或适合于某事的装置”，例如被配置为或适合于相应任务的设备或电路。
在附图中示出的各种元素的功能，包括被标注为“装置”、“用于提供传感器信号的装置”、“用于生成发送信号的装置”等等的任何功能块，可实现为专用硬件的形式，例如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等等，以及能够联系适当软件执行软件的硬件。当由处理器提供时，这些功能可由单个专用处理器提供，由单个共享处理器提供，或者由多个个体处理器提供，这些个体处理器中的一些或全部可被共享。然而，术语“处理器”或“控制器”绝不限于仅仅能够执行软件的硬件，而是可包括数字信号处理器(digital signal processor，DSP)硬件、网络处理器、专用集成电路(application specific integrated circuit，ASIC)、现场可编程门阵列(field programmable gate array，FPGA)、用于存储软件的只读存储器(read only memory，ROM)、随机访问存储器(random access memory，RAM)和非易失性存储装置。也可包括其他硬件，传统的和/或定制的。
框图例如可图示出实现本公开的原理的高级别电路图。类似地，流程图、作业图、状态转变图、伪代码等等可表示各种过程、操作或步骤，它们例如可基本上被表示在计算机可读介质中并且因此由计算机或处理器执行，无论这种计算机或处理器是否被明确示出。说明书中或权利要求中公开的方法可由具有用于执行这些方法的各个动作的每一者的装置的设备来实现。
要理解，说明书或权利要求中公开的多个动作、过程、操作、步骤或功能的公开可不被解释为是按特定顺序的，除非另有明确或隐含声明，例如出于技术原因。因此，对多个动作或功能的公开不会把这些动作或功能限于特定的顺序，除非这种动作或功能出于技术原因是不可互换的。此外，在一些示例中，单个动作、功能、过程、操作或步骤可分别包括或者可分别被分解成多个子动作、子功能、子过程、子操作或子步骤。这种子动作可被包括在对此单个动作的公开的一部分中，除非被明确地排除。
此外，在此将所附权利要求并入到详细描述中，其中每个权利要求可独立作为一个单独的示例。虽然每个权利要求可独立作为一个单独的示例，但要注意，虽然从属权利要求在权利要求中可引用一个或多个其他权利要求的特定组合，但其他示例也可包括该从属权利要求与每个其他从属或独立权利要求的主题的组合。这种组合在本文中被明确提出，除非声明特定的组合是不想要的。此外，希望也将一权利要求的特征包括到任何其他独立权利要求，即使此权利要求不是直接从属于该独立权利要求的。
技术特征：
1.一种时间到数字转换器(100)，包括：
延迟电路(110)，被配置为迭代地延迟参考信号(101)以生成多个延迟参考信号(111-1,111-2,…,111-n)；
多个采样电路(120-1,120-2,…,120-n)，其中每一者被配置为基于所述多个延迟参考信号(111-1,111-2,…,111-n)之一来对振荡信号(102)采样；以及
控制电路(130)，被配置为基于所述振荡信号的相位的预测值(103)来解除激活所述多个采样电路(120-1,120-2,…,120-n)中的至少一者。
2.如权利要求1所述的时间到数字转换器，其中所述振荡信号的相位的预测值(103)是基于所述时间到数字转换器的输出值的，并且其中所述时间到数字转换器的输出值指示出所述参考信号(101)与所述振荡信号(102)之间的相位差。
3.如权利要求2所述的时间到数字转换器，其中所述振荡信号的相位的预测值(103)指示出所述振荡信号(102)在所述振荡信号(102)的第二振荡周期中的预测相位，所述振荡信号(102)的第二振荡周期在所述振荡信号(102)的第一振荡周期之后，所述时间到数字转换器针对所述振荡信号(102)的第一振荡周期确定与所述参考信号(101)的相位差。
4.如权利要求1至3的任何一项所述的时间到数字转换器，其中所述多个采样电路(120-1,120-2,…,120-n)中的至少一者包括多个触发器电路。
5.如权利要求4所述的时间到数字转换器，其中所述多个触发器电路的第一部分被永久激活，并且其中所述控制电路(130)还被配置为基于所述振荡信号的相位的预测值(103)来解除激活所述多个触发器电路的第二部分。
6.如权利要求1至3的任何一项所述的时间到数字转换器，其中所述时间到数字转换器还包括至少一个开关电路，所述至少一个开关电路被耦合在所述多个采样电路(120-1,120-2,…,120-n)中一者的输入节点与所述时间到数字转换器的被配置为向所述多个采样电路(120-1,120-2,…,120-n)中所述一者提供所述振荡信号(102)的节点之间，并且其中所述控制电路(130)还被配置为基于所述振荡信号的相位的预测值(103)来控制所述开关电路阻止所述振荡信号(102)传播到所述多个采样电路(120-1,120-2,…,120-n)中所述一者。
7.一种数字锁相环(300)，包括：
根据权利要求1至6的任何一项所述的时间到数字转换器(310)，其中所述时间到数字转换器(310)还被配置为生成指示出所述参考信号(301)与所述振荡信号(321)之间的相位差的输出值(311)，并且其中所述振荡信号(321)是由所述数字锁相环内的受控振荡器(320)生成的；
解码器电路(330)，被配置为基于所述时间到数字转换器(310)的输出值(311)来计算所述振荡信号的相位的当前值(331)；以及
处理电路(340)，被配置为基于所述振荡信号的相位的当前值(331)来计算所述振荡信号的相位的预测值(341)。
8.如权利要求7所述的数字锁相环，其中所述处理电路(340)还被配置为基于所述振荡信号(321)的频率来计算所述振荡信号的相位的预测值(341)。
9.一种收发器(540)，包括根据权利要求1至6的任何一项所述的时间到数字转换器(520)或者根据权利要求7或权利要求8所述的数字锁相环(530)。
10.如权利要求9所述的收发器，还包括混合电路(550)，所述混合电路(550)被配置为接收基于所述振荡信号的信号。
11.一种移动设备(500)，包括根据权利要求1至6的任何一项所述的时间到数字转换器(520)、根据权利要求7或权利要求8所述的数字锁相环(530)或者根据权利要求9或权利要求10所述的收发器(540)。
12.如权利要求11所述的移动设备，还包括耦合到所述收发器(540)的至少一个天线元件(510)。
13.一种用于时间到数字转换的装置，包括：
用于迭代地延迟参考信号以生成多个延迟参考信号的装置；
用于分别基于所述多个延迟参考信号之一来对振荡信号采样的多个装置；以及
用于基于所述振荡信号的相位的预测值来解除激活所述多个采样电路中的至少一者的装置。
14.如权利要求13所述的装置，其中所述振荡信号的相位的预测值是基于所述用于时间到数字转换的装置的输出值的，并且其中所述用于时间到数字转换的装置的输出值指示出所述参考信号与所述振荡信号之间的相位差。
15.一种用于操作时间到数字转换器的方法(600)，所述时间到数字转换器包括延迟电路和多个采样电路，所述延迟电路被配置为迭代地延迟参考信号以生成多个延迟参考信号，每个采样电路被配置为基于所述多个延迟参考信号之一来对振荡信号采样，其中所述方法包括：
基于所述振荡信号的相位的预测值来解除激活(602)所述多个采样电路中的至少一者。
16.如权利要求15所述的方法，其中所述振荡信号的相位的预测值是基于所述时间到数字转换器的输出值的，并且其中所述时间到数字转换器的输出值指示出所述参考信号与所述振荡信号之间的相位差。
17.如权利要求16所述的方法，其中所述振荡信号的相位的预测值指示出所述振荡信号在所述振荡信号的第二振荡周期中的预测相位，所述振荡信号的第二振荡周期在所述振荡信号的第一振荡周期之后，所述时间到数字转换器针对所述振荡信号的第一振荡周期确定与所述参考信号的相位差。
18.如权利要求15至17的任何一项所述的方法，其中所述多个采样电路中的至少一者包括多个触发器电路，其中所述多个触发器电路的第一部分被永久激活，并且其中解除激活(602)所述多个采样电路中的至少一者包括：
基于所述振荡信号的相位的预测值来解除激活所述多个触发器电路的第二部分。
19.如权利要求15至17的任何一项所述的方法，其中所述时间到数字转换器还包括至少一个开关电路，所述至少一个开关电路被耦合在所述多个采样电路中一者的输入节点与所述时间到数字转换器的被配置为向所述多个采样电路中所述一者提供所述振荡信号的节点之间，并且其中解除激活(602)所述多个采样电路中的至少一者包括：
基于所述振荡信号的相位的预测值来控制所述开关电路阻止所述振荡信号传播到所述多个采样电路中所述一者。
20.一种用于数字锁相环的方法(700)，包括：
根据如权利要求15至19的任何一项所述的方法操作(702)时间到数字转换器；
生成(704)所述时间到数字转换器的输出值，所述输出值指示出所述参考信号与所述振荡信号之间的相位差，其中所述振荡信号是由所述数字锁相环内的受控振荡器生成的；
基于所述输出值来计算(706)所述振荡信号的相位的当前值；并且
基于所述振荡信号的相位的当前值来计算(708)所述振荡信号的相位的预测值。
21.如权利要求20所述的方法，其中计算所述振荡信号的相位的预测值还基于所述振荡信号的频率。
22.一种存储有程序的计算机可读存储介质，所述程序具有程序代码，当所述程序在计算机或处理器上被执行时，所述程序代码用于执行如权利要求15至19的任何一项所述的方法，或者如权利要求20或21所述的方法。
23.一种具有程序代码的计算机程序，当所述计算机程序在计算机或处理器上被执行时，所述程序代码被配置为执行如权利要求15至19的任何一项所述的方法，或者如权利要求20或21所述的方法。
技术总结
提供了一种时间到数字转换器。该时间到数字转换器包括延迟电路，该延迟电路被配置为迭代地延迟参考信号以生成多个延迟参考信号。另外，该时间到数字转换器包括多个采样电路，其中每一者被配置为基于多个延迟参考信号之一来对振荡信号采样。该时间到数字转换器还包括控制电路，该控制电路被配置为基于振荡信号的相位的预测值来解除激活多个采样电路中的至少一者。
技术研发人员：亚尔·达加尼;迈克尔·肯纳;埃兰·巴宁;叶夫根尼·舒马赫;吉尔·霍洛维茨;奥菲尔·德刚尼;罗腾·巴宁;阿尔叶·法布尔;罗特姆·雅维维;埃谢尔·戈登;塔米·塞拉
受保护的技术使用者：英特尔IP公司
技术研发日：.03.02
技术公布日：.10.25
时间到数字转换器 数字锁相环 用于操作时间到数字转换器的方法和用于数字锁相环的方法与流程
