9月25日消息，据国外媒体报道，今年一季度顺利量产5nm工艺的台积电，正在研发更先进的3nm和2nm芯片制程工艺，3nm工艺是计划在明年风险试产，下半年大规模投产。
3nm工艺投产之后，台积电下一步将投产的就将是2nm工艺，在的年报中，台积电首次披露他们在研发2nm工艺。
在本周早些时候的报道中，外媒称台积电2nm工艺的研发已取得重大进展，研发进入了高级阶段，先于他们的计划。
在量产时间方面，外媒在报道中指出，台积电对2nm工艺在年底的风险试产良品率达到90%非常乐观。外媒根据目前的研发进展推测，台积电的2nm工艺将在风险试产，2024年大规模投产。
台积电的2nm工艺若如外媒报道的那样在风险试产、随后一年大规模投产，也就意味着他们仍将保持两年投产一代新工艺的节奏。台积电的7nm工艺是在的4月份大规模投产的，5nm工艺在今年一季度投产，中间相隔约两年；5nm之后的3nm工艺，计划在风险试产、下半年大规模投产，虽然距5nm工艺大规模投产的时间间隔超过两年，但量产时间大概率会提前，届时间隔预计也在两年左右。
对于台积电的2nm工艺，外媒此前曾报道称将会采用环绕栅极晶体管技术（GAA），不会继续采用鳍式场效应晶体管技术。
2nm工艺在开始风险试产，也就意味着台积电需要开始谋划利用2nm工艺生产芯片的工厂。对于工厂，外媒在上周的报道中曾提到，台积电负责营运组织的资深副总经理秦永沛，透露他们计划在新竹建设2nm工艺的芯片生产工厂，建设工厂所需的土地已经获得。台积电董事长刘德音目前也透露，他们可能会扩建位于台中的晶圆十五厂，以增加2nm工艺的产能。
—【 THE END 】—
往期精彩文章回顾：
