逻辑代数与硬件描述语言
一、逻辑代数的基本定理和恒等式二、逻辑函数表达式的形式三、逻辑函数的代数化简法四、逻辑函数的卡洛图化简法五、硬件描述语言Verilog HDL一门学科技术是伴随解决实际问题而发展的，针对数字电路这门学科，当用二值逻辑表示事物状态之后，再去用逻辑代数去推导事物的发展规律，最终得到普世化的结论。
一、逻辑代数的基本定理和恒等式
基本公式如下图，给出一些结论：
或操作是尽可能的把位码置一、与操作是尽可能的把位码置零。下图各基本公式可以用真值表来证明正确性。利用基本公式可以化简逻辑函数表达式（但要求数学功底高，不实用）
